

(11) Publication number.

08204147 A

Generated Document

PATENT ABSTRACTS OF JAPAN

(21) Application number: 07011735

(51) Intl. CI.: H01L 27/108 H01L 21/8242 H01L 21/3065 H01L 21/316 H01L 27/04 H01L 21/822

(22) Application date: 27.01.95

(30) Priority:

publication:

(43) Date of application

09.08.96

(84) Designated contracting states:

(71) Applicant: MATSUSHITA ELECTRIC IND CO LTD

(72) Inventor: SAWADA KAZUYUKI UNO AKIHITO

FUKUMOTO MASANORI

(74) Representative:


(54) SEMICONDUCTOR
DEVICE AND
MANUFACTURING METHOD
THEREOF

(57) Abstract:

PURPOSE: To separate a p plate electrode required in order to increase the charge amount accumulated in a storage node by boosting the plate electrode in a DRAM.

CONSTITUTION: A phosphorus doped polycrystalline Si film about 150nm thick is deposited on a substrate whereon a phosphorus doped polycrystalline Si film pattern and an ONO film are formed and after depositing an Si3N4 film, coated with a resist film to be etched away so as to leave a resist film 14' between the phosphorus doped polycrystalline Si film patterns only. In such a constitution, the Si3N4 film is etched away using the resist film pattern 14' as a mask, as well as the surface of the phosphorus doped polycrystalline Si film in depth of exceeding 20nm is oxidized using the Si3N4 film 12 as a mask to form an SiO2 film and finally to be etched away meeting the eetching requirement for the specific etching rate exceeding 10 and using the SiO2 film as a mask.

COPYRIGHT: (C)1996,JPO



(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平8-204147

(43)公開日 平成8年(1996)8月9日

(51) Int.Cl.⁶

識別記号 庁内整理番号

FI

技術表示箇所

HO1L 27/108

21/8242 21/3065

7735-4M H01L 27/10 621 B

21/ 302

審査請求 未請求 請求項の数9 OL (全 13 頁) 最終頁に続く

(21)出願番号

特願平7-11735

(22)出願日

平成7年(1995)1月27日

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 澤田 和幸

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 宇野 彰人

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 福本 正紀

大阪府門真市大字門真1006番地 松下電器

産業株式会社内


(74)代理人 弁理士 小鍜治 明 (外2名)

(54) 【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【目的】 DRAMにおいてプレート電極を昇圧してス トレージノードに蓄積される電荷量を増加させる際に必 要となるプレート電極をピット線方向に分割する。

【構成】 リンドープ多結晶Si膜パターン6′とON 〇膜8の形成された基板上1にリンドープ多結晶Si膜 10を150nm程度堆積し、Si3 N4 膜12を堆積 した後、レジスト膜14を塗布し、レジスト膜14をエ ッチングしてリンドープ多結晶Si膜パターン6'の間 にのみレジスト膜14'を残す。そしてレジスト膜パタ -ン14'をマスクにしてSi3 N4 膜12をエッチン グし、Sis Na 膜12 をマスクにしてリンドープ多 結晶Si膜10表面を20nm以上酸化してSiO2膜 16を形成し、最後にS102膜16をマスクにしてエ ッチングレート比が10以上のエッチング条件でエッチ ングする。



1

【特許請求の範囲】

【請求項1】第1の半導体膜からなるストレージノー ド、前記ストレージノード上に形成された誘電体膜、及 び第2の半導体膜からなるプレート電極を有する電荷蓄 積部を有する半導体装置の製造方法であって、前記第2 の半導体膜形成後に酸化防止膜を全面に形成する工程 と、前記第1の半導体膜からなる複数のストレージノー ドの配列の内の同一のピット線に接続されるストレージ ノードが一直線上に並び、かつそのビット線方向の間隔 は前記第2の半導体膜の膜厚の2倍より狭く前記第2の *10* 半導体膜を形成した際に前記第2の半導体膜で埋まるよ うに設定され、前記ビット線と直行する間隔は前記第2 の半導体膜の膜厚の2倍より広く設定されており、この ストレージノードの配列のビット線と直行する間隔にレ ジスト膜を形成する工程と、前記レジスト膜をマスクに して前記酸化防止膜をエッチングして酸化防止膜パター ンを形成する工程と、前記レジスト膜を除去し、前記酸 化防止膜パターンをマスクにして前記第2の半導体膜表 面を選択的に酸化して酸化膜を形成する工程と、前記酸 化防止膜パターンを除去する工程と、前記酸化膜をマス 20 クにして前記第2の半導体膜をエッチングし前記第1の 半導体膜パターンを覆う第2の半導体膜パターンを形成 する工程とを有する半導体装置の製造方法。

【請求項2】第1の半導体膜パターンの間隔にレジスト膜を形成する工程において、全面にレジスト膜を形成し平坦化した後、前記第1の半導体膜パターン上の前記第2の半導体膜表面領域が露出するまでレジスト膜をエッチングして形成することを特徴とする請求項1記載の半導体装置の製造方法。

【請求項3】第1の半導体膜からなるストレージノー 30 ド、前記ストレージノード上に形成された誘電体膜、及 び第2の半導体膜からなるプレート電極を有する電荷蓄 積部を有する半導体装置の製造方法であって、前記第 2 の半導体膜形成後に酸化防止膜を全面に形成する工程 と、前記第1の半導体膜からなる複数のストレージノー ドの配列の内の同一のビット線に接続されるストレージ ノードが一直線上に並び、かつそのビット線方向の間隔 は前記第2の半導体膜の膜厚の2倍より狭く前記第2の 半導体膜を形成した際に前記第2の半導体膜で埋まるよ うに設定され、前記ピット線と直行する間隔は前記第2 の半導体膜の膜厚の2倍より広く設定されており、この ストレージノードの配列のビット線と直行する間隔に第 1の酸化膜を形成する工程と、前記第1の酸化膜をマス クにして前記酸化防止膜をエッチングして酸化防止膜パ ターンを形成する工程と、前記第1の酸化膜を除去する 工程と、前記酸化防止膜パターンをマスクにして前記第 2の半導体膜表面を選択的に酸化して第2の酸化膜を形 成する工程と、前記酸化防止膜パターンを除去する工程 と、前記第2の酸化膜をマスクにして前記第2の半導体 膜をエッチングし前記第1の半導体膜パターンを覆う第 50 2の半導体膜パターンを形成する工程とを有する半導体 装置の製造方法。

【請求項4】第1の半導体膜パターンの間隔に第1の酸化膜を形成する工程において、全面にSOG膜を塗布して第1の半導体膜パターンの間隔に流し込んだ後熱処理によって硬化し、次に前記第1の半導体膜パターン上の前記第2の半導体膜表面領域が露出するまでSOG膜をエッチングして形成することを特徴とする請求項3記載の半導体装置の製造方法。

【請求項5】第1の半導体膜からなるストレージノー ド、前記ストレージノード上に形成された誘電体膜、及 び第2の半導体膜からなるプレート電極を有する電荷蓄 積部を有する半導体装置の製造方法であって、前記第1 の半導体膜からなる複数のストレージノードの配列の 内、同一のビット線に接続されるストレージノードが一 直線上に並び、かつそのビット線方向の間隔は第2の半 導体膜の膜厚の2倍より狭くて第2の半導体膜を形成し た際に第2の半導体膜で埋まるように設定され、前記ビ ット線と直行する間隔は第2の半導体膜の膜厚の2倍よ り広く設定されており、前記第2の半導体膜形成後前記 ストレージノードの配列により形成されたビット線に直 行する方向の凹凸の凸部上に形成される膜厚が凹部内に 形成される膜厚の2倍以上になるように酸化膜を形成す る工程と、前記酸化膜をエッチングして前記凸部上の前 記酸化膜を残し、かつ前記凹部内の酸化膜を除去して酸 化膜パターンを形成する工程と、前記酸化膜パターンを マスクにして前記第2の半導体膜をエッチングし前記第 1の半導体膜パターンを覆う第2の半導体膜パターンを 形成する工程とを有する半導体装置の製造方法。

2 【請求項6】第1の半導体膜パターン列の端において、 第2の半導体膜パターンを形成するエッチング工程の前 にレジスト膜パターンを形成し、前記レジスト膜パター ンをマスクにして第2の半導体膜をエッチングして第2 の半導体膜パターンを形成し、前記第2の半導体膜パターン上の層間絶縁膜にコンタクト孔を形成し、第2の半 導体膜パターンを上層の配線と接続することを特徴とす る請求項1~5いずれかに記載の半導体装置の製造方 法。

【請求項7】第1の半導体膜からなるストレージノード、前記ストレージノード上に形成された誘電体膜、及び第2の半導体膜からなるプレート電極を有する電荷蓄積部を有する半導体装置の製造方法であって、前記第2の半導体膜形成後第1の薄膜を全面に形成する工程と、前記第1の半導体膜からなる複数のストレージノードの配列のピット線方向の一列ないし二列を覆うようにレジスト膜パターンを形成する工程と、前記レジスト膜パターンをマスクにして前記薄膜をエッチングレレジスト膜パターンを除去する工程と、前記レジスト膜パターンの最小間隔の半分以下の膜厚の第2の薄膜を形成する工程と、前記第2の薄膜を形成する工程と、前記第2の薄膜をエッチングし前記第1の薄膜の側

壁に第2の薄膜を残す工程と、前記第1及び第2の薄膜 をマスクにして前記第2の半導体膜をエッチングし前記 第1の半導体膜パターンを覆う第2の半導体膜パターン を形成する工程とを有する半導体装置の製造方法。

【請求項8】スイッチングトランジスタを介して第1の ビット線に接続され対を成す第2のビット線上に折れ曲 がった鍵型形状を有する第1のストレージノードと、ス イッチングトランジスタを介して第2のピット線に接続 され前記ストレージノードと同じ形状でピット線に対し て逆向きで前記第1のストレージノードと向かい合った *10* 第2のストレージノードと、前記第1及び第2のストレ - ジノード上に形成された誘電体膜と、一組のピット線 対にスイッチングトランジスタを介して接続された2列 のストレージノードを覆うように形成されたプレート電 極を備え、プレート電極間の間隔にストレージノードの 最小間隔以上の部分があることを特徴とする半導体装 置。

【請求項9】プレート電極間の間隔がフォトリソグラフ ィーの解像限界以下と以上の2種類の値を有し、前記2 請求項8記載の半導体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は超LSIなどの微細化及 び動作電圧の低電圧化に際し、高密度のDRAMを低電 圧で動作させるのに必要な電荷容量を確保するのに有効 なメモリー半導体装置及びその製造方法に関するもので ある。

[0002]

【従来の技術】従来よりDRAMを低電圧動作させる為 30 【0008】また、図25に工程断面図(図24におけ にメモリーセルのプレート電極の電圧を昇圧する方法が 提案されているが、これを効果的に実現するためには、 プレート電極をピット線方向に沿って分割することが必 要になってくる。

【0003】上記した従来のDRAMのメモリーセルの プレート電極を分割する方法としては、例えば「アイ・ イー・アイ・シー・イー トランザクションズ オン エレクトロニクス」 Vol. E75-C, No. 4, 1992年4月, p. 495-p. 500 [(IEI onics) Vol. E75-C, No. 4, APR IL 1992, p. 495-p. 500] に示されて いる。

【0004】図24は上記の従来のプレート電極を分割 する方法を示す平面図であり、以下のようにプレート電 極のパターンを形成している。

【0005】まず、図24に示されるストレージノード 56はピット線54方向に細長い形状を有し、プレート 電極58は一組のピット線54にスイッチングトランジ スタを介して接続されるストレージノード56を覆うよ 50 【課題を解決するための手段】上記問題点を解決するた

うに形成されている。ここでいう一組のピット線とは、 データを読み出すビット線に対し隣のビット線はある特 定の電位に固定されており、この電位をリファレンスと してビット線間の電位差を増幅してメモリーセルに蓄え られた情報が"1"か"0"かを判断するように構成さ

【0006】そして上記の半導体装置の製造方法として は、このプレート電極58のパターンに対応するレジス ト膜パターンをフォトリソグラフィー工程で形成し、次 に、このレジストパターンをマスクにしてプレート電極 としての多結晶S1膜をエッチングしてプレート電極の パターンを形成する。

れた、隣合う一対のピット線のことを示している。

[0007]

【発明が解決しようとする課題】しかしながら上記のよ うなフォトリソグラフィー工程によりプレート電極58 のパターンを形成する方法においては、ストレージノー ド56の間隔がビット線54のピッチに依存している 為、DRAMの集積化が進みストレージノード56の間 隔が微細になってくると、その微細な間隔の中でプレー 種類の値の間隔が交互にくり返されることを特徴とする 20 ト電極 5 8 を分割することはフォトリソグラフィーの解 像能力よりも解像しなければならないパターンの間隔の 方が狭くなってバターン形成が不可能になるという問題 点を有していた。すなわち、例えば16MDRAMや6 **4MDRAMレベルのメモリーセルサイズになってくる** と、ストレージノードの間隔が0. 4μm程度になるの で、ストレージノードとプレート電極の重ね合わせ余裕 程度になってしまい、フォトリソグラフィーでは解像困 難である。

るY-Y'方向の断面)で例を示すように、プレート電 極のレジスト膜パターン59とストレージノードとなる リンドープ多結晶Si膜パターン56の重なりがフォト リソグラフィーの重ね合わせ精度に比べて不十分であっ た場合には、ストレージノード56とプレート電極のレ ジストパターン59の間にマスク合わせズレが0.15 μm程度生じてレジストパターン59の端がストレージ ノード56上にかかってしまうと、プレート電極となる リンドープ多結晶S1膜58をエッチングする際に、レ CE Transactions on Electr 40 ジスト膜パターン59の重なりが不十分なところのリン ドープ多結晶Si膜パターン56やその側面のリンドー プ多結晶Si膜58がエッチングされてしまい、蓄積容 **量の低下やONO膜57のリーク電流の増加に伴う歩留** まり低下や信頼性不良の問題が生じる。

> 【0009】本発明は上記問題点に鑑み、上記問題点を 解決し、低電圧動作が可能でしかも高集積化を可能とす る容量素子を有するメモリー半導体装置及びその製造方 法を提供するものである。

[0010]

めに本発明の第1の手段は、メモリー半導体装置の製造 方法に関するもので、プレート電極となる第2の半導体 膜上に、自己整合的に少なくとも下層の第1の半導体膜 からなるストレージノードパターンを覆うように酸化膜 パターンを形成し、それをマスクとしてプレート電極を 形成するため第2の半導体膜のエッチングを行うことを 特徴とし、その具体的な製造工程は、ピット線方向の間 **隔よりもワード線方向の方が広くなるストレージノード** となる第1の半導体膜パターンを形成する工程と、第1 の半導体膜パターン上に誘電体膜を形成する工程と、ブ 10 レート電極となる第2の半導体膜をストレージノードの ビット線方向の間隔が埋まりワード線方向の間隔が埋ま らない膜厚で形成する工程と、第2の半導体膜上に酸化 防止膜を形成し、さらにレジスト膜を平坦に塗布した後 ストレージノード上の第2の半導体膜表面領域がが露出 するまでレジスト膜をエッチングしてワード線方向の埋 まらない間隔にレジスト膜を残す工程と、このレジスト 膜をマスクにしてストレージノード上の酸化防止膜をエ ッチングしてワード線方向の埋まらない間隔に酸化防止 膜を残す工程と、この酸化防止膜をマスクにしてストレ 20 - ジノード上の第2の半導体膜表面を酸化して選択的に 酸化膜を形成する工程と、酸化防止膜を除去する工程 と、酸化膜をマスクにして第2の半導体膜をエッチング しストレージノートを覆うプレート電極を形成する工程

とを備えたものである。 【0011】さらに本発明の第2の手段はメモリー半導 体装置に関しレイアウト上の手段であり、一組のビット 線対にスイッチングトランジスタを介してつながったス トレージノードを覆うように分割されたプレート電極の パターンを形成する際に、ストレージノードの形状を鍵 30 型にして向かい合わせることによってブレート電極の間 隔をフォトリソグラフィーの解像能力で開口可能なサイ ズにする領域を確保し、プレート電極がフォトリソグラ フィーで開口可能なサイズと不可能なサイズの繰り返さ れた間隔を有することを特徴とし、その構成は、スイッ チングトランジスタを介して一組の一方のビット線に接 続され対を成す他のピット線の上に折れ曲がった鍵型の 形状を有するストレージノードと、スイッチングトラン ジスタを介して他方のビット線に接続されストレージノ ードと同じ鍵型であるがビット線に対して逆向きでスト *40* レージノードと向かい合ったストレージノードと、一組 のビット線対にスイッチングトランジスタを介して接続 されたストレージノードの列のみを覆うように形成され たプレート電極を備え、ストレージノードが隣のビット 線上に折れ曲がった部分においてプレート電極どうしの 間隔がストレージノードの最小間隔以上であるものであ る。

[0012]

【作用】本発明の第1の手段であるメモリー半導体装置 の製造方法は上記構成により、ストレージノードがビッ 50 【0014】

ト線方向の間隔に対してワード線方向が広い間隔を有 し、プレート電極となる第2の半導体膜の膜厚がストレ ージノードのビット線方向の間隔が埋まりワード線方向 の間隔が埋まらない膜厚であることによって、レジスト 膜を全面に塗布した後ストレージノード上の第2の半導 体膜表面領域が露出するまでエッチングしたときにスト レージノードのワード線方向間隔にのみレジスト膜が残 る。そしてこのストレージノードの間隔に残ったレジス ト膜はストレージノード上の酸化防止膜をエッチングす る時のエッチングマスクとして作用し、これによって形 成された酸化防止膜パターンはストレージノード上の第 2の半導体膜表面を酸化して酸化膜を形成する為の酸化 防止膜として作用し、これらによってストレージノード の位置ときっちり合って自己整合的に酸化膜が形成され るのである。そしてこの酸化膜は第2の半導体膜をエッ チングしてストレージノードを覆うプレート電極となる 第2の半導体膜パターンを形成する為のエッチングマス クとして作用する。このように第2の半導体膜のエッチ ングマスクとしての酸化膜が、フォトリソグラフィーに よるマスク合わせではなくてストレージノードから決ま る位置に自己整合的に形成される。すなわち、フォトリ ソグラフィーの解像能力やマスク合わせ精度に関係なく 微細な間隔のストレージノードに対してその列を覆うよ うに分割されたプレート電極となる第2の半導体膜パタ ンを形成することができ、設計ルールを小さくするこ とができる。

【0013】さらに本発明の第2の手段であるメモリー 半導体装置は上記構成により、ストレージノードを隣の ビット上に折れ曲がった鍵型の形状にして一組のビット 線対にスイッチングトランジスタを介して接続されたス トレージノードどうしを向かい合わせることによって、 従来の長方形のストレージノードの一部分を折れ曲がっ た部分に移動したことになり従来と同程度の表面積と間 隔を確保することができ、かつストレージノードの間隔 が従来より広い部分をストレージノードが隣のビット線 上に折れ曲がった所につくることができ、その位置には 周期性がある。そして一組のピット線対にスイッチング トランジスタを介して接続されたストレージノードの2 列のみを覆うようにプレート電極を形成したときに、こ のストレージノードの間隔が広い部分にプレート電極の 間隔がフォトリソグラフィーの解像能力で開口可能なサ イズとなる領域を部分的に確保し、解像限界以下の間隔 と解像限界以上の間隔がくり返されることによって、フ ォトリソグラフィーで解像限界以下の間隔の部分が、隣 にある限界以上の広い間隔の部分からの光の回り込みの 為に解像することができるようになる。すなわち、プレ - ト電極どうしの間隔を従来形成可能な最小寸法以下に したレジスト膜パターンを形成することができ、設計ル -ルを小さくすることができる。

【実施例】

(実施例1) 本発明のメモリー半導体装置の製造方法の 実施例を具体例に基づいて説明する。

【0015】図1~図8は本発明第1の実施例における 製造工程であり、DRAMのスタック型メモリーセル構 造の形成工程を示す。ここで図1は図9に示す平面図の X-X'の切断面の断面図であり、Y-Y'の断面は図 2のようになるが、以後の製造工程の説明はY-Y'の 断面をもとにして行う。なお、図9は従来からあるスタ ック型DRAMのメモリーセルのレイアウト図である。 【0016】まず、図1に示すP型Si基板1にMOS 構造のスイッチングトランジスタが形成され、そしてソ -ス・ドレインの片側の拡散層2に接続してビット線 (図示せず)と層間絶縁膜4の形成された基板上に、他 方の拡散層 2′ に接続するようにリンドープ多結晶 S i 膜 6 を形成し、レジスト膜パターン(図示せず)をマス クにしてこのリンドープ多結晶Si膜をエッチングして レジスト膜を除去すると、ストレージノードとなるリン ドープ多結晶Si膜パターン6'が得られる。

【0017】しかる後に、図3に示すように、SisN20で分割されたプレート電極パターンを形成することが可 膜を堆積した後表面を酸化して誘電体膜としてのON 〇膜8が得られる。そしてその上にプレート電極となる 150nm程度の厚さのリンドープ多結晶Si膜10を 堆積する。このとき、X-X'方向の断面は、図4に示 すように、リンドープ多結晶Si膜パターン6′の間隔 がリンドープ多結晶Si膜10で埋まるように、ストレ -ジノードのX方向の間隔がリンドープ多結晶Si膜1 0の膜厚の2倍以下、すなわちここでは0.3μm以下 に設定されていることが必要である。またストレージノ - ドの Y 方向の間隔は 0. 4 μ m 程度以上に設定するこ 30 とによって、ストレージノードのY方向の間隔のみに凹 部が形成される。このことが本発明の重要な点の一つで あって、このレイアウトによって初めて、ビット線方向 に自己整合的に分割されたプレート電極を以下の工程に よって形成することができるのである。

【0018】次に、Sis N4 膜12をプレート電極1 0の上に50nm程度堆積した後、図5に示すように、 1. 5 μm程度の厚さのレジスト膜14を塗布して表面 を平坦化する。

ングして、図6に示すように、リンドープ多結晶Si膜 パターン6'の間にのみレジスト膜14'を残す。そし てこのレジスト膜14'をマスクにしてSia Na 膜1 2をエッチングして、レジスト膜14'を除去する。こ のときリンドープ多結晶Si膜パターン6′の上のSi ₃ N₁ 膜12がエッチングされる。

【0020】次に、図7に示すように、Sia N4 膜1 2'をマスクにしてリンドープ多結晶Si膜10表面を 20nm以上酸化してSiOz膜16を形成し、高温の リン酸によってSi,N,膜12~を除去する。

【0021】そして最後に、Si〇2膜16をマスクに してリンドープ多結晶Si膜10を多結晶SiとSiO 2 膜のエッチングレート比が10以上のエッチング条件 でエッチングして、図8に示すように、ピット線方向に プレート電極が分割された構造を有するメモリーセルが 形成される。このとき、メモリーセルアレイの端におい ては、図10に平面図を示すように、プレート電極に電 位を与える上層の配線と接続する部分をプレート電極に 確保しなければならないからレジストパターン18を形 *10* 成しておいて、このレジストパターン18をマスクにし てリンドープ多結晶Si膜10をエッチングする。ここ で、メモリーセルアレイ内においてSiOź 膜16が、 フォトリソグラフィーではなくてストレージノードとな るリンドープ多結晶Si膜パターン6′から自己整合的 に形成されていることが本発明の重要な点の一つであっ て、これによってフォトリソグラフィーのレジストパタ 一ン解像能力に関係なく微細な間隔のストレージノード パターンに対してプレート電極パターンを自己整合的に 形成することができる、すなわち O. 1 μ m以下の間隔

【0022】以上述べてきた発明の要点を実現する方法 は他にもあり、以下に示す第2の実施例や第3の実施例 の様にしても可能である。

能になるので、より集積度の髙い素子に対してプレート

電極をビット線方向に分割した構造が得られる。

【0023】(実施例2)図11~図14は本発明第2 の実施例における製造工程であり、DRAMのスタック 型メモリーセル構造の形成工程を示す。ここで図11~ 図14は図9に示す平面図のY-Y'の切断面の断面図 であり、ストレージノード6~のX方向の間隔は0.3 μm以下でY方向の間隔は0.4μm程度以上に設定さ れている。

【0024】まず、第1の実施例と同様の方法によって プレート電極となるリンドープ多結晶Si膜10まで形 成された基板上にSis N。膜12を50nm程度堆積 した後、図11に示すように、300nm程度のスピン ・オン・グラス (SOG) 膜15を塗布して約400℃ の温度で熱処理して硬化する。このときSOG膜15は ストレージノードとなるリンドープ多結晶Si膜パター 【001、】次に、レジスト膜を 1.5μ m以上エッチ 40 ン6、の間隔に流れこみ、この間隔の中に厚く形成さ れ、リンドープ多結晶Si膜パターン6'の上には薄い 膜が残るだけである。

> 【0025】次に、リンドープ多結晶S1膜パターン 6'の上に残った薄いSOG膜15をエッチングして、 図12に示すように、リンドープ多結晶Si膜パターン 6'の間にのみSOG膜15'を残す。ここで薄いSO G膜をエッチングするだけでよいので、第1の実施例の 様に厚いレジスト膜をエッチングする場合に比べエッチ ングの制御性がよくなる。そしてこのリンドープ多結晶 50 S 1 膜パターン 6 の間に残った S O G 膜 1 5 をマス

クにしてリンドープ多結晶Si膜パターン6'の上のS is N、膜12をエッチングして、希フッ酸によってS OG膜 15'を除去する。

【0026】次に、図13に示すように、Si3 N4 膜 12'をマスクにしてリンドープ多結晶Si膜10表面 を20 n m以上酸化してSiOz 膜16を形成し、高温 のリン酸によってS i 3 N4 膜 1 2 を除去する。

【0027】そして最後に、SiO2膜16をマスクに してリンドープ多結晶Si膜10を多結晶SiとSiO 2 膜のエッチングレート比が 1 0 以上のエッチング条件 10 でエッチングして、図14に示すように、ビット線方向 にプレート電極が分割された構造を有するメモリーセル が形成される。このとき、メモリーセルアレイの端にお いては、第1の実施例と同様に図10に平面図を示すよ うに、上層の配線とブレート電極を接続する部分を確保 するようにレジストパターン18を形成しておいて、こ のレジストパターン18をマスクにしてリンドープ多結 晶Si膜10をエッチングする。ここで、メモリーセル アレイ内のリンドープ多結晶Si膜10(プレート電 極) 上のSiO₂ 膜16が、フォトリソグラフィーでは 20 なくてストレージノードとしてのリンドープ多結晶SI 膜パターン6)から自己整合的に形成されているので、 第1の実施例と同様により微細な間隔のストレージノー ドパターンに対してビット線方向に分割された構造のブ レート電極パターンを自己整合的に形成することができ る。

【0028】(実施例3)図15~図17は本発明第3 の実施例の製造工程であり、DRAMのスタック型メモ リーセル構造の形成工程を示す。ここで図15~図17 り、ストレージノード6'のΧ方向の間隔は0.3μm 以下でY方向の間隔は0.4μm程度以上に設定されて

【0029】まず、第1の実施例と同様の方法によって プレート電極となるリンドープ多結晶Si膜10まで形 成された基板上に、図15に示すように、常圧CVD法 によるSiH、とO2の反応によってSiO2膜17を 100nm程度堆積する。このとき、常圧CVD法によ るSiHa とO2 の反応によって形成されるSiO2膜 リンドープ多結晶Si膜パターン6'の上には100n m程度堆積されるが、その間隔には50nm以下の膜厚 しか堆積されない。

【0030】そして次に、SiO₂膜17を50nm程 度エッチングすると、前述したようにその段差被覆性の 為にSiOz膜17に膜厚差があるので、図16に示す ように、リンドープ多結晶Si膜パターン6′上のSi O2 膜17' が50 nm程度残り、リンドープ多結晶S i 膜パターン6'の間のSiO₂膜17がエッチングさ れてなくなる。

【0031】そして最後に、残ったSiO₂膜17'を マスクにしてリンドープ多結晶Si膜10を多結晶Si とSiOz 膜のエッチングレート比が10以上のエッチ ング条件でエッチングして、図17に示すように、ビッ ト線方向にプレート電極が分割された構造を有するメモ リーセルが形成される。このとき、メモリーセルアレイ の端においては、第1の実施例と同様に図10に平面図 を示すように、上層の配線とプレート電極を接続する部 分を確保するようにレジストパターン18を形成してお いて、このレジストパターン18をマスクにしてリンド - プ多結晶Si膜10をエッチングする。このようにこ の方法によれば、メモリーセルアレイ内のリンドープ多 結晶Si膜10のエッチングマスクとなるSiOュ 膜パ ターン17'を、S102膜の堆積工程とエッチングエ 程だけで形成できるので、製造工程の短縮化が図られ る。さらに、第1の実施例と同様に、メモリーセルアレ イ内のリンドープ多結晶S1膜10(プレート電極)上 のSiО₂ 膜17'が、フォトリソグラフィーではなく てストレージノードとしてのリンドープ多結晶Si膜パ ターン6~から自己整合的に形成されているので、より 微細な間隔のストレージノードパターンに対してピット 線方向に分割された構造のプレート電極パターンを自己 整合的に形成することができる。

10

【0032】 (実施例4) 図18は本発明によるメモリ 半導体装置の実施例で、スタック型の容量素子を有す。 るDRAMのメモリーセルの平面図を示す。

【0033】図18に示すメモリーセルは、トランジス 夕の活性領域となる凸型の島状領域22と、その上を通 る合計4本のトランジスタのゲート配線(ワード線)2 は \mathbf{M} は \mathbf{M} $\mathbf{$ 構成する2本のビット線26と、ビット線26と活性領 域22を接続するコンタクトホール28(凸型の活性領 域1つに対して1つ)と、コンタクト28とはゲート配 線24を挟んで位置しストレージノードと活性領域22 を接続するコンタクトホール30(活性領域1つに対し て2つ)と、隣のビット線上に折れ曲がった鍵型の形状 を有したストレージノード32と、注目している一組の ビット線(ビット線とダミービット線)にトランジスタ を介してつながるストレージノードの列のみを覆うプレ 17は段差被覆性が悪いので、ストレージノードとなる 40 -ト電極34とから構成されており、鍵型形状のストレ -ジノード32は一組のビット線につながるストレージ ノード32どうしが互いに向かい合うように位置し、す なわちビット線ごとにストレージノード32が逆方向に 折れ曲がった鍵型形状をしている。ここで、ストレージ ノード32が鍵型の形状を有することによって、ストレ ージノード32が隣のピット線26上に張り出すスペー スを確保するとともにストレージノード32の表面積が 減少するのを防いでいる。つまり、従来の長方形のスト レージノードの一部分を切り取って鍵型の折れ曲がった 50 部分に移動したようになるので、従来の長方形の場合と

同程度の表面積が得られるのである。

【0034】そしてストレージノード32が隣のピット 線26上に折れ曲がった形状をしていることによってま た、その折れ曲がっている部分でストレージノードの間 隔を最小間隔より広くすることができ、この部分のプレ -ト電極34を分割する間隔をフォトリソグラフィーの 解像限界以上にすることができる。そしてストレージノ ードの間隔が最小間隔の部分のプレート電極の間隔はフ ォトリソグラフィーの解像限界以下になってしまうが、 ラフィーでのパターニングが可能となる。すなわち、図 18に示すaの部分ではストレージノード32の間隔は 最小間隔でありその上のプレート電極34の間隔は例え ば0. 3μm程度でフォトリソグラフィーの解像限界以 下であるが、それに対しbの部分(ストレージノードが **鍵型に折れ曲がった先のストレージノードの間隔)では** ストレージノード32の間隔が広くできるのでプレート 電極34の間隔を例えば0.5µm程度とフォトリソグ ラフィーの解像限界以上にすることができる。そしてブ 部分が繰り返されることによって、0.3 µmの間隔だ けではフォトリソグラフィーで解像できない場合でも隣 00.5μ mの間隔の部分からの光の回り込みで0.3μmの間隔を解像することが可能になるのである。そし てこのようにフォトリソグラフィーの解像限界以下の間 隔で分離されたプレート電極のレジスト膜パターンが形 成できることによって、従来よりもサイズが小さくなっ た場合においても製造方法を複雑にすることなく、従来 と同様のレジスト膜をマスクにエッチングするだけでプ のである。さらに、ストレージノード32を鍵型の形状 をしていることによって、例えば600mmの高さのス トレージノードを形成した場合、図9に示したような長 方形のストレージノードの表面積と比べて90%以上の 表面積を確保することが可能であり、プレート電極の間 隔を広げたためにストレージノードの面積が小さくなっ て容量が低下する心配はない。なお、鍵型形状のストレ ージノードにしてbの部分の間隔をaの部分の間隔より も広くするためには、Y方向に隣合う2つのストレージ り、従って分割されたプレート電極は2列のストレージ ノードを覆うような構成しかとれないので、同一のセン スアンプ回路につながったビット線とダミービット線に スイッチングトランジスタと介してつながる2列のスト レージノードが互いに向かい合い、その2列のストレー ジノードのみを覆うようにプレート電極が分割された構 成を採っている。

【0035】また、メモリーセルアレイの端において は、(図19)に平面図を示すように、プレート電極に ト電極34の形状をしている。

【0036】(実施例5)図20~図23は本発明第5 の実施例の製造工程であり、上記第4の実施例で示した DRAMのスタック型メモリーセル構造の形成工程を示 す。ここで図20~図23は図18に示す平面図のY-Y'の切断面の断面図を示す。

12

【0037】まず、図20に示すP型Si基板1上に、 図には示されていないがスイッチングトランジスタのソ ス・ドレインの片側の拡散層2に接続したビット線 その隣に上記の間隔の広い部分があるのでフォトリソグ 10 と、層間絶縁膜4が形成され、他方の拡散層2′に接続 するようにリンドープ多結晶Si膜6からなるストレー ジノード6'と、ONO膜8と、プレート電極となるリ ンドープ多結晶Si膜10の形成されたところに、減圧 CVD法によるSiH,とN2 Oの反応あるいはSi (OC₂ H₅) 4 等の熱分解反応によってSiO₂膜1 1を300nm程度堆積し、引き続いて上記第4の実施 例で説明したようにストレージノード6'の2列分ずつ を覆うようにレジスト膜パターン13を形成する。

【0038】そして次に、図21に示すように、レジス レート電極 3 4 の間隔が 0 . 3 μ m の部分と 0 . 5 μ m 20 ト膜パターン 1 3 をマスクにして S 1 O 2 膜 1 1 をエッ チングしてSiOz膜パターン11'を形成し、レジス ト膜パターン13を除去する。

【0039】次に、減圧CVD法によるSiH、とN2 Oの反応あるいはSi(OC2 H₅)、等の熱分解反応 によってSiO2 膜19を100nm程度堆積する。こ のとき堆積する膜厚は、SiO2 膜パターン11'の間 隔を埋めてしまわないためにレジスト膜パターン13の 間隔の最小値(図18に示したaの部分)の半分以下に 設定する必要がある。そして引き続いてSiOź 膜19 レート電極を形成する方法で製造することが可能になる 30 をエッチングして、図22に示すように、SiO2膜パ ターン11′の側壁にSiО₂膜パターン19′(サイ ドウォール)を形成する。これによってレジスト膜パタ ーン13を拡大した、リソグラフィーでは解像不可能な 微細な間隔(ここでは例えば O. 1μm程度の間隔)を 有するエッチング用マスクパターンが形成されたことに なる。

【0040】そして最後に、SiОź膜パターン11' 及び19)をマスクにしてリンドープ多結晶Si膜10 をエッチングして、図23に示すように、ビット線方向 ノードを互いに向かい合ったレイアウトにする必要があ 40 に2列分のストレージノード(ビット線とダミービット 線につながったストレージノード)を覆うようにプレー ト電極が分割された構造を有するメモリーセルが形成さ れる。ここで、SiOź膜パターン19′によって拡大 されたエッチング用のマスクパターンを用いることによ って、レジスト膜パターン13とリンドープ多結晶Si 膜パターン6'の重なりがフォトリソグラフィーの重ね 合わせ精度に比べて不十分であったとしても、SiOz 膜19の膜厚分だけ重なりが増加するので、その分重ね 合わせの余裕度が向上する。従って、SiOź 膜サイド 電位を与える上層の配線と接続する部分を有したプレー 50 ウォール19 のないときには、ストレージノード6'

とプレート電極のレジストパターン13の間にマスク合わせズレが0. 15μ m程度生じてレジストパターン13の端がストレージノード6'上にかかった場合、リンドープ多結晶Si膜10をエッチングする際に、レジスト膜パターン13の重なりが不十分なところのリンドープ多結晶Si膜10がエッチングされてしまう懸念があるが、SiO2 膜サイドウォール197 を形成することによってこれを防止することができるようになるのである。

[0041]

【発明の効果】以上のように本発明の半導体装置の製造方法によれば、プレート電極となるリンドープ多結晶S 1 膜のエッチングマスクとして、ストレージノードであるリンドープ多結晶S 1 膜パターンから自己整合的に形成された酸化膜があるので、フォトリソグラフィーの解像能力に関係なく微細な間隔のストレージノードパターンに対してプレート電極パターンを形成することができ、設計ルールを小さくすることができる。

【0042】また本発明の半導体装置の製造方法によれ 20 ば、ストレージノードの間隔を埋めるのにSOG膜を用いることによって、ストレージノード上の薄いSOG膜をエッチングするだけでよいので、エッチングの制御性がよくなる。

【0043】さらに本発明の半導体装置の製造方法によれば、プレート電極であるリンドープ多結晶Si膜のエッチングマスクとなるSiO2膜パターンを、常圧CVD法によるSiO2膜の堆積工程とエッチング工程だけで形成できるので、製造工程の短縮化が図られる。

【0044】また、本発明のメモリー半導体装置によれ 30 工程断面図 ば、スタック型構造のストレージノードの平面形状が鍵 型の形状を有することによって、隣のストレージノード との間隔を保持しつつストレージノードが隣のビット線 上に折れ曲がるスペースを確保するとともに、ストレー ジノードの表面積が減少するのを防いでいる。そしてス トレージノードが隣のビット線上に折れ曲がっているこ とによって、この部分のストレージノードの間隔を最小 間隔より広くし、この部分でプレート電極を分割する間 隔をフォトリソグラフィーの解像限界以上の広さに確保 するとともに、そのプレート電極間隔が広い部分と狭い 40 造工程断面図 部分とで構成されそれらが繰り返されるるために、狭い 間隔がフォトリソグラフィーで解像困難なサイズであっ たとしても、広い間隔の部分からの光の回り込みによっ て狭い間隔を解像することができるようになる。すなわ ち、プレート電極どうしの間隔を従来形成可能な最小寸 法以下にしたレジスト膜パターンを形成することがで き、従来と同様の方法でより微細なサイズでかつ分割さ れたプレート電極を有するメモリー半導体装置を製造す ることが可能になる。

【0045】さらに本発明のメモリー半導体装置を実現 50 造工程断面図

する半導体装置の製造方法によれば、SiO2 膜をプレート電極のエッチング用マスクに用い、サイドウォール膜を形成してマスクパターンを拡大することによって、プレート電極のレジスト膜パターンとストレージノードの重なりがフォトリソグラフィーの重ね合わせ精度に対して不十分であったとしても、SiO2 膜サイドウォールの膜厚分だけ重なりが増加するので、プレート電極をエッチングする際に、レジスト膜パターンの重なりが不十分なところでもマスク合わせズレによってストレージノードを露出させてエッチングしてしまうことがない。

14

【0046】このように、低電圧動作が可能となるプレート電極をビット線方向に分割した構造を提供することができ、しかも素子の高集積化に大きく寄与することができる。

従って、製造歩留まりも素子の信頼性も向上する。

【図面の簡単な説明】

【図1】本発明第1の実施例における半導体装置の製造 工程断面図

【図2】本発明第1の実施例における半導体装置の製造 工程断面図

【図3】本発明第1の実施例における半導体装置の製造 工程断面図

【図4】本発明第1の実施例における半導体装置の製造 工程断面図

【図5】本発明第1の実施例における半導体装置の製造 工程断面図

【図 6】本発明第1の実施例における半導体装置の製造 工程断面図

【図7】本発明第1の実施例における半導体装置の製造 工程断面図

【図8】本発明第1の実施例における半導体装置の製造 工程断面図

【図9】本発明第1~第3の実施例における半導体装置 の平面図

【図10】本発明第1~第3の実施例における半導体装置の平面図

【図11】本発明第2の実施例における半導体装置の製造工程断面図

【図12】本発明第2の実施例における半導体装置の製造工程販面図

【図13】本発明第2の実施例における半導体装置の製造工程断面図

【図14】本発明第2の実施例における半導体装置の製造工程断面図

【図15】本発明第3の実施例における半導体装置の製造工程断面図

【図16】本発明第3の実施例における半導体装置の製造工程断面図

【図17】本発明第3の実施例における半導体装置の製造工程断面図

15

【図18】本発明における半導体装置の平面図

【図19】本発明における半導体装置の平面図

【図20】本発明第5の実施例における半導体装置の製造工程断面図

【図21】本発明第5の実施例における半導体装置の製造工程断面図

【図22】本発明第5の実施例における半導体装置の製造工程断面図

【図23】本発明第5の実施例における半導体装置の製造工程断面図 10

【図24】従来の半導体装置の平面図

【図25】従来の半導体装置の製造工程断面図 【符号の説明】

1 P型シリコン基板

2 N型拡散層

4 BPSG膜 (層間絶縁膜)

6 リンドープ多結晶Si膜(第1の半導体膜パターン)

8, 57 ONO (Si₃ N₄ 膜/SiO₂) 膜 (誘電

体膜)

10 リンドープ多結晶Si膜(第2の半導体膜)

16

11 SiO2 膜(第1の薄膜)

12 Si₃ N₄ 膜(酸化防止膜)

13,59 レジスト膜パターン

14 レジスト膜

15 SOG膜

16 SiOz膜(酸化膜)

17 CVD-SiOz 膜(酸化膜)

10 18 レジスト膜パターン

19 SiO2膜(第2の薄膜)

22 トランジスタ活性領域

24 ワード線 (ゲート配線)

26,54 ピット線


28 コンタクトホール (ビット線対拡散層)

30 コンタクトホール (ストレージノード対拡散層)

32,56 ストレージノード (リンドープ多結晶Si 膜)


34,58 プレート電極(リンドープ多結晶Si膜)

【図1】




[図2]

6' リンドープ多結晶Si膜(ストレージノード)





【図3】


8 ONO膜(誘電体膜) 10 リンドープ多結晶Si膜 (プレート電極)



[図4]









[図10]

6' ストレージノード 18 レジスト膜パターン (プレート電極)




[図11]


12 Si₃N4膜(酸化防止膜) 15 SOG膜




【図12】



【図13】



[図14]




【図15】

17 CVD-SiO₂膜

17 10 8 6 6

【図16】




[図17]


6

【図18】


22 活性領域 24 ワード線 26 ビット線 28 コンタクトホール (ビット線-拡散層) 30 コンタクトホール (ストレージノード-拡散層) 32 ストレージノード 34 プレート電極



【図19】




[図20]



【図22】

【図23】

19' CVD-SiO2膜



19' 11' 19' 11' 10 8 8

【図25】


[図24]


54 ビット線 56 ストレージノード 58 プレート電信 56 ストレージノード(リンドープ多結晶Si膜)

57 OND膜

58 プレート電極(リンドープ多結晶Si膜)

59 レジスト膜パターン





フロントページの続き

(51) Int. Cl. 6

識別記号 庁内整理番号

FΙ

技術表示箇所

H 0 1 L 21/316

X

S

27/04

21/822

H01L 27/04

C